13 - Verilog HDL设计：always语句实操