12 - Verilog HDL设计：always语句